晶體管是芯片的核心元器件。更小的柵極尺寸可以使得芯片上集成更多的晶體管，并帶來性能的提升。
近日，清華大學(xué)集成電路學(xué)院任天令教授團(tuán)隊(duì)在小尺寸晶體管研究方面取得重要進(jìn)展，首次實(shí)現(xiàn)了具有亞1納米柵極長度的晶體管，并具有良好的電學(xué)性能。相關(guān)成果以《具有亞1納米柵極長度的垂直硫化鉬晶體管》為題，于近日在線發(fā)表在國際頂級(jí)學(xué)術(shù)期刊《自然》上。
 英特爾公司創(chuàng)始人之一戈登·摩爾在1965年提出：“集成電路芯片上可容納的晶體管數(shù)目，每隔18至24個(gè)月便會(huì)增加一倍，微處理器的性能提高一倍，或價(jià)格下降一半?！边@在集成電路領(lǐng)域被稱為“摩爾定律”。

過去幾十年，晶體管的柵極尺寸在“摩爾定律”的推動(dòng)下不斷微縮。然而近年來，隨著晶體管的物理尺寸進(jìn)入納米尺度，電子遷移率降低、漏電流增大、靜態(tài)功耗增大等短溝道效應(yīng)越來越嚴(yán)重，這使得新結(jié)構(gòu)和新材料的開發(fā)迫在眉睫。根據(jù)信息資源詞典系統(tǒng)報(bào)道，目前主流工業(yè)界晶體管的柵極尺寸在12納米以上，如何促進(jìn)晶體管關(guān)鍵尺寸的進(jìn)一步微縮，引起了業(yè)界研究人員的廣泛關(guān)注。

學(xué)術(shù)界在極短?hào)砰L晶體管方面做了探索。2012年，日本產(chǎn)業(yè)技術(shù)綜合研究所報(bào)道了基于絕緣襯底上硅實(shí)現(xiàn)V形的平面無結(jié)型硅基晶體管，等效的物理柵長僅為3納米。2016年，美國勞倫斯伯克利國家實(shí)驗(yàn)室和斯坦福大學(xué)在《科學(xué)》期刊報(bào)道了基于金屬性碳納米管材料，實(shí)現(xiàn)了物理柵長為1納米的平面硫化鉬晶體管。

為進(jìn)一步突破1納米以下柵長晶體管的瓶頸，任天令研究團(tuán)隊(duì)利用石墨烯薄膜超薄的單原子層厚度和優(yōu)異的導(dǎo)電性能作為柵極，通過石墨烯側(cè)向電場來控制垂直的MoS2溝道的開關(guān)，從而實(shí)現(xiàn)等效的物理柵長為0.34納米。團(tuán)隊(duì)通過在石墨烯表面沉積金屬鋁并自然氧化的方式，完成了對(duì)石墨烯垂直方向電場的屏蔽，再使用原子層沉積的二氧化鉿作為柵極介質(zhì)、化學(xué)氣相沉積的單層二維二硫化鉬薄膜作為溝道。
這項(xiàng)工作推動(dòng)了“摩爾定律”進(jìn)一步發(fā)展到亞1納米級(jí)別，同時(shí)為二維薄膜在未來集成電路的應(yīng)用提供了參考依據(jù)。

免責(zé)聲明：本文是學(xué)習(xí)強(qiáng)國轉(zhuǎn)載，版權(quán)歸原作者所有。所以注明轉(zhuǎn)載來源。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請第一時(shí)間告知，我們將立即刪除內(nèi)容！本文內(nèi)容為原作者觀點(diǎn)，并不代表本站贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)。